主页 > 数码科技 > 笔记本 > 正文

什么是内存时序 内存时序设置详解

[作者:程弓]
2013-07-25 16:52

   什么是内存时序?内存时序怎么设置?

  内存时序简介

  内存时序是描述内存条性能的一种参数,一般存储在内存条的SPD中。

  一般数字“A-B-C-D”分别对应的参数是“CL-tRCD-tRP-tRAS”,它们的含义依次为:CAS Latency(简称CL值)内存CAS延迟时间,它是内存的重要参数之一,某些牌子的内存会把CL值印在内存条的标签上; RAS-to-CAS Delay(tRCD),内存行地址传输到列地址的延迟时间; RAS Precharge Delay(tRP),内存行地址选通脉冲预充电时间; Row Active Delay(tRAS),内存行地址选通延迟。这是玩家最关注的4项时序调节,在大部分主板的BIOS中可以设定,内存模组厂商也有计划的推出了低于JEDEC认证标准的低延迟型超频内存模组,在同样频率设定下,最低“2-2-2-5”这种序列时序的内存模组确实能够带来比“3-4-4-8”更高的内存性能,幅度在3至5个百分点。

  内存时序参数简介

  存取时序

内存时序

  上面的表格展示的是一次普通的DRAM存储周期。首先,行地址信息会被送到DRAM中,经历了tRCD这段时间之后,行地址已经进行了“选通”。由于现在的存储器一般是SDRAM,我们可以一次多多个列提取信息,而每一次读取需要tCAS(R)这么多的时间。当列操作结束时,DRAM需要tRP这么多的时间进行预充电,以便为下一次存取操作做准备。而一般来说,tRAS > tRCD + tCAS + 2,这是因为需要留足够的时间给存取的数据去“流动”。经过这样的了解,我们可以通俗的理解这几个参数:

  tCAS:列寻址所需要的时钟周期(周期的数量表示延迟的长短)

  tRCD:行寻址和列寻址时钟周期的差值

  tRP:在下一个存储周期到来前,预充电需要的时钟周期

  tRAS:对某行的数据进行存储时,从操作开始到寻址结束需要的总时间周期

猜你喜欢

编辑推荐

相关内容

推荐阅读

展开更多
X